大家好，今天给大家分享静态随机存储器，一起来看看吧。
第一个是要支持更高precision，对于整个senseing margin来说，呈现指数级的减少，对电路来说会更复杂。
第二个是在有着不同的area、cell variation和accuracy之间的trade off。第三部分是在执行high precision计算任务过程中，电路实现的成本，包括面积和功耗的代价，也呈现了整体的增长趋势。
为了解决这部分挑战，我们采用了局部计算单元的方式，将原本所有多值都在Analog domain中去计算，这样对于ADC的要求，或者是低bit量化电路的要求非常高。如果将它拆开，可以利用数字电路在执行时的移位以及加法部分的高效特点，同时使得这部分也具有了高精度的扩展性的特色。
我们提出Weight-bitwise MAC的操作，大家有可能会疑问Readout部分的电路，它还是在模拟域实现，如果有计算误差，是否会被数字电路所放大？这部分也有很多相关的校正电路和逻辑在里面。
三、基于存算一体的AI芯片的发展和趋势
最后针对存算一体的AI芯片做总结和发展的预测。我们统计了近几年ISSCC相关的工作，可以看到整个存算，尤其是SRAM，不管是macro level还是processor level的工作都越来越多，所支持的计算类型也越来越复杂，跟产业化的结合也越来越近。
以品质因素的发展来作为驱动，相关的参考文献都有列出，从近几年比较有代表性的工作，可以看到在支持的运算精度上，从早期的logic到BNN再到Multibit MAC；运算类型也有各种各样的类别，包括数字、模拟，模拟又可以细分为电流电荷或时域频域等等。
总的来看，SRAM存算的最大好处是工业成熟度，毫无疑问是最成熟的，它跟CMOS工艺完全匹配，同时操作速度更快，使得它更适合用于高性能、高精度以及中大算力需求的场景当中，包括智能驾驶、等一些场景。当然它也有一些劣势，包括存储密度低、设计复杂度相对较高等。
四、总结
最后，做下简单的总结。我觉得目前整个AI芯片的发展趋势大部分停留在GPU、ASIC、NPU的发展阶段，还是以冯诺依曼架构为主。但是最近这一两年有非常多的新型的架构，不管是近存，还是存内的存算一体架构的设计和研究，这部分的开发难度是要更高的，也会涉及到不同学科之间的交叉，包括算法、体系架构、编译器以及底层电路和器件的优化、协同合作。整体来看，需要产业界和学术界共同进步，来促进存算一体能够早日实现在各种实际任务上的性能优势。以上是我今天的讲解，谢谢大家。
以上就是静态随机存储器的内容分享，希望对大家有用。
版权声明
本文仅代表作者观点，不代表百度立场。
本文系作者授权发表，未经许可，不得转载。
